Solilock Ver.1


バージョン１は、CT1DMKのreflockと同様に、分周器、位相比較器にＣＰＬＤを使用したものです。
入力アンプの微妙な定数、ＣＰＬＤの内部回路などはreflockとは別の物なので「Solilock」と命名しました。しかし、今考えるとオリジナルほとんど同じとみなしてもいいでしょう。


CPLD
reflockでは、分周比が日本国内No1実績のUTVシリーズに合わないため、新たなプログラムを製作者に依頼する必要があり、これがＪＡでの普及の妨げになっていたようです。
そこで、reflockとピン配置に互換を持たせたＪＡ向けのCPLDを開発しました。
併せて、不安定な入力アンプを手直ししました。




CPLDのソースコード、pofファイルはこちら

取説、回路図はこちら


製作したSolilockをマキ電機のUTV-24Gに組み込んで見ました。

組み込み方法はこちら。

問題点

実際に組み込んでみると幾つかの問題点が有りました。

1 基準信号（１０ＭＨｚ）のレベルが低いとジッターが増えることがある。 ２Ｖｐ−ｐくらいつっこむと良い。→必要なら外部でアンプする。
2 ＵＴＶの局発回路は意外と短期間の変動が大きい。
（外乱に弱い）		 solilockの帯域を広くする→フィルタ定数の変更
3 ＵＴＶのフタをあけたままでは、局発がふらふらする。（2と同じ） 未解決。フタをするしかない。（実験がめんどくさい）
4 solilockから出るスプリアスがＵＴＶのＩＦ信号（１２００ＭＨｚ）に飛び込むコトがある。 未解決
5 制御電圧の振幅が狭い ・VXCOの温度特性を補償する。
・VXCOの可変幅を変更する。
・OPAMP回路の修正。
6 ロックデテクタが欲しい

以上の問題点を踏まえ、回路の全面見直しをする事にしました。

戻る